IM2G04D2DBBG-25

Name: Intelligent Memory IM2G04D2DBBG-25
Brand: Intelligent Memory
SKU: 822-IM2G04D2DBBG-25
Price: 207.67 RMB
Availability: OutOfStock

图像仅供参考
请参阅产品规格

Mouser编号：

822-IM2G04D2DBBG-25

制造商编号：

IM2G04D2DBBG-25

制造商：

Intelligent Memory

说明：

动态随机存取存储器 DDR2 2Gb, 1.8V, 512Mx4, 400MHz (800Mbps), 0C to +95C, FBGA-60

数据表:

IM2G04D2DBBG-25 数据表 (PDF)

ECAD模型:

下载免费库加载程序，将此文件转换，以供您的ECAD工具使用。了解详情。

更多信息

了解Intelligent Memory IM2G04D2DBBG-25详情

供货情况

库存：: 0

您可以延期订购此产品。

出现意外错误。请稍候重试。
生产周期：: 26 周预计工厂生产时间。

本产品所报告的交付时间长。

输入数量：

最少： 1 倍数： 1

单价:

¥-.--

总价:

¥-.--

预估关税:

定价 (含13% 增值税)

数量	单价	总价
	¥234.6671	¥234.67
	¥217.2086	¥2,172.09
	¥210.2591	¥5,256.48
	¥205.1402	¥10,257.01

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

产品属性	属性值	选择属性
制造商:	Intelligent Memory
产品种类:	动态随机存取存储器
RoHS:
类型:	SDRAM - DDR2
存储容量:	2 Gbit
数据总线宽度:	4 bit
最大时钟频率:	400 MHz
封装 / 箱体:	FBGA-60
组织:	512 M x 4
访问时间:	400 ps
电源电压-最小:	1.7 V
电源电压-最大:	1.9 V
最小工作温度:	0 C
最大工作温度:	+ 95 C
系列:	IM2G04D2
封装:	Tray
商标:	Intelligent Memory
组装国:	Not Available
扩散国家:	Not Available
原产国:	CN
湿度敏感性:	Yes
安装风格:	SMD/SMT
产品类型:	DRAM
工厂包装数量:	264
子类别:	Memory & Data Storage
电源电流—最大值:	58 mA
单位重量:	179 mg

找到的产品:

要显示类似产品，至少选中一个复选框

要显示该类别下的类似产品，请至少选中上方的一个复选框。

已选择的属性: 0

筛选文档:

数据表

IM2G04D2DBBG-25 数据表 (PDF)

CAHTS:: 8542320020
USHTS:: 8542320036
MXHTS:: 8542320299
ECCN:: EAR99

Dynamic Random Access Memory (DRAM)

Intelligent Memory Dynamic Random Access Memory (DRAM) includes a full range of JEDEC-compliant DRAMs and ECC DRAMs (SDRAM, DDR, DDR2, DDR3, DDR4, LPDDR4). From an application's point of view, these components work like a monolithic device. The DRAM devices allow for maximum levels of memory density without altering existing board layouts or designs.

Double Data Rate 2 (DDR2) SDRAM

Intelligent Memory Double Data Rate (DDR2) Synchronous DRAM (SDRAM) are eight-bank devices that achieve high-speed data transfer rates. Interleaving the eight memory banks allows random access operations faster than standard DRAMs. A chip architecture prefetches multiple bits and then synchronizes the output data to a system clock. All control, address, and circuits are synchronized with the positive edge of an externally supplied clock. In a source-synchronous manner, I/Os are synchronized with a pair of bidirectional strobes. A sequential, gapless data rate is possible depending on the device's burst length, CAS latency, and speed grade.